上拉和下拉电阻
2021-11-18
上拉和下拉电阻
什么是电阻？
电阻器是限流器件，在电子电路 和产品中大量使用 。它是一种无源元件，可在电流流过时提供电阻。有许多不同类型的电阻器。电阻以欧姆为单位，符号为Ω。
什么是上拉和下拉电阻，为什么需要它们？
如果我们考虑一个数字电路，引脚总是为 0 或 1。在某些情况下，我们需要将状态从 0 更改为 1 或从 1 更改为 0。在任何一种情况下，我们都需要将数字引脚保持为 0然后将状态更改为 1 或者我们需要将其保持为 0 然后更改为 1。在这两种情况下，我们都需要将数字引脚设置为“高”或“低”，但不能悬空。
因此，在每种情况下，状态都会改变，如下所示。
现在，如果我们用实际电压值替换高和低值，那么高将是逻辑电平高（假设为 5V），低将是接地或 0v。
上拉电阻用于使数字引脚的默认状态为高或逻辑电平（在上图中为 5V），而下拉电阻的作用正好相反，它使数字引脚的默认状态引脚为低 (0V)。
但是为什么我们需要这些电阻器，而不是我们可以将数字逻辑引脚直接连接到逻辑电平电压或接地，如下图所示？
好吧，我们不能这样做。由于数字电路在低电流下工作，将逻辑引脚直接连接到电源电压或接地不是一个好的选择。由于直接连接最终会像短路一样增加电流，并可能损坏敏感的逻辑电路，这是不可取的。为了控制电流，我们需要那些下拉或上拉电阻。上拉电阻允许受控电流从电源电压源流向数字输入引脚，而下拉电阻可以有效地控制从数字引脚流向地的电流。同时，下拉电阻和上拉电阻都保持数字状态为低或高。
在何处以及如何使用上拉和下拉电阻
通过参考上面的微控制器图像，其中数字逻辑引脚与地和 VCC 短路，我们可以使用上拉和下拉电阻更改连接。
假设，我们需要一个默认的逻辑状态，并希望通过一些交互或外围设备来改变状态，我们使用上拉或下拉电阻。
上拉电阻
如果我们需要默认高电平状态并希望通过一些外部交互将状态更改为低电平，我们可以使用上拉电阻，如下图所示-
数字逻辑输入引脚 P0.5 可以使用开关 SW1 从逻辑 1 或高电平切换到逻辑 0 或低电平。该电阻R1是作为上拉电阻。它与来自 5V 电源的逻辑电压相连。因此，当未按下开关时，逻辑输入引脚的默认电压始终为 5V，或者该引脚始终为高电平，直到按下开关并且引脚对地短路，使其成为逻辑低电平。
然而，正如我们所说的，引脚不能直接与地或 Vcc 短路，因为这最终会使电路因短路情况而损坏，但在这种情况下，使用闭合开关再次短路到地。但是，仔细看，它实际上并没有短路。因为，根据欧姆定律，由于上拉电阻，少量电流将从电源流向电阻器和开关，然后到达地。
如果我们不使用这个上拉电阻，当开关被按下时输出会直接短路到地，另一方面，当开关打开时，逻辑电平引脚会浮动，可能会产生一些不良影响结果。
下拉电阻
下拉电阻器也是如此。考虑以下连接，其中下拉电阻与连接一起显示 -
在上图中，发生了完全相反的事情。该下拉电阻R1，其与地面或0V连接。从而使数字逻辑电平引脚 P0.3 为默认 0，直到按下开关并且逻辑电平引脚变为高电平。在这种情况下，少量电流使用闭合开关和下拉电阻从 5V 电源流到地，从而防止逻辑电平引脚与 5V 电源短路。
所以，对于各种逻辑电平电路，我们可以使用上拉和下拉电阻。它在各种嵌入式硬件、单线协议系统、微芯片中的外围连接、Raspberry Pi、Arduino和各种嵌入式部门以及 CMOS 和 TTL 输入中最为常见。
计算上拉和下拉电阻的实际值
现在，我们知道如何使用上拉和下拉电阻，问题是这些电阻的值是多少？虽然，在许多数字逻辑电平电路中，我们可以看到范围从 2k 到 4.7k 的上拉或下拉电阻。但实际价值是多少？
要理解这一点，我们需要知道什么是逻辑电压？多少电压称为逻辑低电压，多少电压称为逻辑高电压？
对于各种逻辑电平，各种微控制器使用不同的逻辑高电平和逻辑低电平范围。
如果我们考虑晶体管-晶体管逻辑 (TTL) 电平输入，下图将显示用于确定逻辑高电平的最小逻辑电压和用于检测逻辑为 0 或低电平的最大逻辑电压。
正如我们所看到的，对于 TTL 逻辑，逻辑 0 的最大电压是 0.8V。因此，如果我们提供小于 0.8V 的逻辑电平将被接受为 0。另一方面，如果我们提供超过 2V 到最大 5.25V 的逻辑将被接受为 High。但是在 0.8V 到 2V 处，它是一个空白区域，在那个电压下，不能保证逻辑会被接受为高或低。因此，为了安全起见，在 TTL 架构中，我们接受 0V 到 0.8V 为低，2V 到 5V 为高，这保证了逻辑芯片在该边际电压下会识别低和高。
要确定该值，公式是简单的欧姆定律。根据欧姆定律，公式为
V = I x R R = V/I
在上拉电阻的情况下，V 将是源电压 - 可接受的最低电压为高。
电流将是逻辑引脚吸收的最大电流。
所以，
R 上拉= (V supply – V H(min) ) / I sink
其中 V supply是电源电压，V H(min)是可接受的最低电压为 High，I sink 是数字引脚吸收的最大电流。
同样的事情也适用于下拉电阻。但公式略有变化。
R 上拉= (V L(max) – 0) / I源
其中 (V L(max) 最大电压被接受为逻辑低电平，I source 是数字引脚提供的最大电流。
实际例子
假设我们有一个逻辑电路，其中电源为 3.3V，可接受的逻辑高电压为 3V，我们可以吸收最大 30uA 的电流，那么我们可以使用这样的公式来选择上拉电阻 -
现在，如果我们考虑上述相同的示例，其中电路接受 1V 作为最大逻辑低电压并可以提供高达 200uA 的电流，那么下拉电阻器将是，
关于上拉和下拉电阻器的更多信息
除了添加上拉或下拉电阻外，现代微控制器还支持用于微控制器单元内部的数字 I/O 引脚的内部上拉电阻。尽管在大多数情况下它是弱上拉，但意味着电流非常低。
通常，我们需要上拉超过 2 或 3 个数字输入-输出引脚，在这种情况下会使用电阻网络。它易于集成并提供更少的引脚数。
它被称为电阻网络或 SIP 电阻器。
这是电阻网的符号。引脚 1 与电阻引脚相连，该引脚需要连接在 VCC 上进行上拉或接地以进行下拉。通过使用该 SIP 电阻器，可以消除单个电阻器，从而减少电路板中的元件数量和空间。它有多种值可供选择，从几欧姆到千欧姆不等。
最新资讯
-
具有高精度反馈电压的同步降压 DC/DC 控制器提供最大的设计灵活性
R1260系列同步降压DC/DC控制器理光电子设备公司推出了一款降压 DC/DC 转换器控制器，该控制器可通过驱动外部高/低侧 N-MOSFET 产生 1.0V 至 1...
13510435585
服务热线：13510435585
联系电话：0797-4282799
公司邮箱：sales@tonevee.com
公司地址：江西省赣州市定南县良富工业区电子产业区5栋
13510435585